儘管10 nm以下芯片製造工藝的突破已經愈加艱難，但以台積電為代表的業內領先企業，並沒有因此而放緩研發的步伐。該公司上週表示，其3nm工藝的開發進展順利。目前看來，台積電已經摸清了道路，且已經開始接觸早期客戶。在面向投資者和金融分析師的電話會議上，台積電首席執行官兼聯合主席CC Wei宣布了這一消息。

（圖自：TSMC，via AnandTech）

他表示：“我司在N3 節點的技術開發上進展很順利，並且已經與早期客戶就技術定義進行了接觸。我們希望3nm 製程可進一步加大台積電在未來的行業領導地位”。

因N3 技術仍處於早期開發階段，台積電目前尚未談及具體的特徵、及其相較於N5 的優勢。該公司稱已評估所有可能的晶體管結構選項，並未客戶提供了非常好的解決方案。

N3 規范正在開發之中，台積電相信它將滿足其業內領先的合作客戶的要求。事實上，台積電已確認N3 將是全新的工藝，而不是N5 的簡單改進或迭代。

作為該公司主要競爭對手之一的三星，則計劃採用3nm（3GAAE）技術。同時可以肯定的是，台積電3nm節點將同時使用深紫外（DUV）和極紫外（EUV）光刻設備。

由於台積電的N5 工藝使用了14 層EUV，因此N3 使用的層數可能會更高。作為全球最大的半導體合約製造商，其似乎對EUV 的進展感到非常滿意，並認為該技術對其未來的發展至關重要。