自2010年完成PCI Express 3.0標準的製定工作之後，PCI特別興趣小組（PCI-SIG）又在2017年底發布了PCIe 4.0標準，將PCIe 3.0的帶寬翻了一倍。然而PCIe 4.0發布才不到兩年，該小組又決定加速推進PCIe 5.0的製定工作了。最新消息是，PCI-SIG剛剛完成了PCIe 5.0規範制定工作。

（題圖via AnandTech）

儘管PCIe 4.0 才剛剛在消費級主板（AMD 銳龍3000 處理器/ X570 芯片組）上出現，但PCIe 5.0 卻在短短兩年時間內，將PCI Express 的硬件理論帶寬又一次翻倍。

作為PCIe 4.0 標準的簡單擴展，PCIe 5.0 已能夠實現64GB/s 的數據傳輸（x16 插槽）。即便是最小細分規格的PCIe 5.0 x1 接口，也能夠實現4GB/s 的傳輸速率。

對於設備製造商來說，PCIe 5.0 的更高傳輸速率，使得它們能夠以更少的通道來滿足實際的使用需求，為未來設計帶來更簡單的平衡。

例如，以太網（Ethernet）和固態硬盤（SSD）等較慢的硬件，可以通過更少的PCIe通道來實現。此外PCIe 5.0的物理層，能夠成為將來實現其它互聯的基石。

值得一提的是，英特爾即將推出的Compute eXpress Link（CXL）高速緩存一致性互聯架構，也將基於PCIe 5.0 打造。

當然，鑑於PCIe 4.0 從標準制定完成到消費級產品的面世，中間都隔了差不多2 年時間。想要讓信號複雜度更高的PCIe 5.0 走入尋常百姓家，顯然可能需要更多的時間。

即便PCIe 5.0 能夠快速完成開發周轉，我們也不大可能在2021 年前接觸到相關產品。

最後，PCI-SIG 將於6 月18 日舉辦年度開發者大會，屆時我們有望獲悉更多有關PCIe 5.0 的安排。