最近幾年RISC-V的興起讓更多廠商和個人可以使用自由開源的Verilog/VHDL/Chisel工具鏈開發自己的處理器，然而對於自由硬件社區而言自由的製造過程依然是缺失的環節，近日的35C3（第35界混沌計算大會）上LibreSilicon項目的芯片研究人員分享了他們如何讓半導體製造過程變得更開放。

使用完全自由和開放的工具使芯片設計和製造過程打破大廠商壟斷以及繞過廠商的NDA（保密協議），LibreSilicon項目為此嘗試打造多個開源項目包括基於自由和開放的芯片製造流程，高質量的標准單元庫（單元生成器目前由Tcl語言編寫，未來可能會使用Rust或者Scheme重寫））以及自由開源的EDA工具。

 LibreSilicon目前使用雙井 CMOS三層金屬過程，設計和製造了1微米（1,000納米）工藝的PearlRiver (珠江芯片一號)，目前LibreSilicon團隊已經有500納米工藝的製造設備。

硬件對於可審計的需求越來越大，但硬件安全的坑並不比軟件和固件少，HardenedLinux社區會直面Ring -4的威脅。