CHIPS和《科學法案》（Science Act）的資助推動了一種兼具DRAM密度和SRAM速度的混合型記憶體的研究。 混合增益單元記憶體研究是加州-太平洋-西北人工智慧硬體中心的計畫之一，該中心從美國國防部獲得1,630萬美元。

一種新型雙晶體管記憶體的互連裝置，兼具速度與記憶體密度圖/史丹佛大學

史丹佛大學電機工程師HS 該中心主席Philip Wong。 在邏輯和記憶體之間來回行動資料會減慢GPU的運行速度，這也是人工智慧能耗的主要驅動因素。 在晶片上配備更快、更密集的記憶體將有助於緩解這些限制，但選擇有限。 Wong 說：”我們希望提供更好的選擇，這樣設計人員就能更好地進行優化，無論他們想要的是速度還是節能。”

Wong 的團隊正在開發一種替代記憶體設計，它結合了SRAM 和DRAM 的優點。 DRAM 由電晶體和電容器組成，因此可以在相對較小的空間內儲存大量數據，但讀取數據的速度相對較慢。 SRAM 的讀取速度更快，但單元相對較大，由多個電晶體組成。 史丹佛團隊的增益單元記憶體結合了DRAM 的小尺寸和SRAM 的快速度。

增益單元與DRAM 相似，但使用第二個電晶體而不是電容器來儲存資料。 資料以電荷的形式儲存在第二個電晶體的閘極上，閘極是一種電容結構，可控制通過電晶體的電流。 普通DRAM 中的電容會隨著時間的推移而洩漏電荷，讀出資料時會破壞電容。 在增益單元中，讀出訊號是無損的。 事實上，讀取電晶體在讀出訊號時會為儲存電晶體提供訊號增益。

史丹佛大學電機工程博士生Shuhan Liu對此介紹說：「在DRAM 中，每次讀取資訊都會破壞資訊。增益單元表現更好，因為它增加了一個額外的讀取電晶體。讀取的不僅僅是電荷，而是放大後的訊號。

不過，增益單元也有其自身的限制。 當兩個電晶體都是矽時，資料洩漏相對較快。 Liu 和Wong 克服了這些限制，他們將矽讀取電晶體與氧化銦錫寫入電晶體結合起來，製造出性能更好的混合增益單元記憶體。 由此產生的裝置可保持位超過5000 秒（普通DRAM 必須每64 毫秒刷新一次），速度比類似的氧化物增益單元快約50 倍。

佐治亞理工學院的電氣工程師Shimeng Yu說，矽晶體管和氧化物晶體管的結合”減少了單元佔用空間，而且氧化物晶體管的漏電流也很低，與矽-矽增益單元相比，混合存儲器的數據保留時間提高了幾個數量級。

Wong 說，這些混合記憶體單元可以整合到邏輯晶片上。這是一個重新建構計算機的機會。 這類設計可能會改變記憶體的使用方式。超越只能存取快閃記憶體、DRAM 和SRAM 的限制，就”像從3 檔自行車到20 檔自行車一樣”。 “