PCI-SIG 宣布利用全新CopprLink 電纜設計開發新一代PCIe Gen 5.0 和Gen 6.0 標準。雖然PCI-SIG 沒有詳細說明新CopprLink 電纜的規格或設計變化，但它確認了命名方案。CopprLink 電纜將根據PCIe Gen 5.0 和Gen 6.0 硬體提供內部和外部解決方案。根據PCI-SIG 的說法，外部和內部電纜規格目前正在製定中，目標是在今年內發布。以下是新聞稿全文：

PCI-SIG 在SC23 大會上強調PCIe 技術是高效能運算的首選互連技術，成員們示範PCIe 技術並宣布新的PCI Express 電纜命名方案。

PCI-SIG 宣布PCIe 內部和外部電纜的新命名方案為CopprLink。PCIe 5.0 和PCIe 6.0 內部和外部電纜規格目前正在開發中，預計將於2024 年發布。

PCI-SIG是擁有和管理作為開放式產業標準的PCI規範的聯盟，其成員將在SC23的1401號展位展示PCI Express (PCIe)技術演示。

PCI-SIG 邀請SC23 與會者參觀1401 號展位，觀看演示並進一步了解PCIe 技術生態系統。展示將突顯PCIe 技術作為高效能運算(HPC) 應用首選高速I/O 互連技術的作用。參加展示的公司包括Astera Labs、Dolphin Interconnect Solutions、Synopsys 和Tektronix。

此次演示的重點是高效能運算應用，因此CopprLink 應瞄準接口，我們可能會專注於介面電纜而不是電源電纜，以便為下一代平台上的各種設備提供最佳傳輸頻寬。PCIe 6.0 平台的傳輸速率將翻倍，從32 GT/s（5.0 代）提高到64 GT/s（6.0 代）。新標準還有望在x16 通道鏈路上提供256 GB/s 的頻寬。

如果CopprLink 與電源介面電纜有關，那麼PCI-SIG將努力解決在設計目前12VHPWR Gen 5.0 標準時遇到的一些問題。雖然隨著12V-2×6 標準的發布，設計逐漸得到最佳化，但似乎仍有改進的餘地，尤其是考慮到未來的PCIe Gen 6.0 硬體。期待在未來幾個月內了解CopprLink PCIe Gen 5.0 和Gen 6.0 電纜的更多詳情。