Intel PowerVia背面供電測試成功“2nm”工藝見、頻率提升6%
2021年,Intel宣布了全新的製造工藝路線圖,包括Intel 7、4、3、20A、18A,其中20A、18A將引領進入埃米時代,並同時採用PowerVia背面供電、RibbonFET全環繞柵極兩大全新技術。Intel官方宣布,率先在代號為“Blue Sky Creek”產品級測試芯片上實現了背面供電技術,將於2024年上半年在Intel 20A工藝節點上正式落地。


傳統的正面供電技術,信號走線、供電走線都位於晶圓的正面,需要共享甚至爭奪每一個金屬層的資源,必須竭力擴大金屬層引腳間距,進而增加成本和復雜度。
背面供電技術,則將信號走線、供電走線分離,後者轉移到晶圓背面,可以分別單獨優化,帶來更高性能、更低成本,不過也面臨良品率、可靠性。散熱、調試等各方面的挑戰。

為了加速研發,Intel選擇了PowerVia、RibbonFET兩項技術分開研發的方式,率先推進的就是PowerVia。
Intel通過測試證實,PowerVia技術確實能顯著提高芯片的使用效率,大部分區域的標准單元利用率都超過了90%,同時晶體管體積大大縮小,單元密度大大增加,因此能顯著降低成本。

同時,PowerVia已在測試中達到了相當高的良率和可靠性指標,證明了這一技術的預期價值。
測試還顯示,PowerVia將平台電壓降低了30%,並帶來了6%的頻率增益。


為了應對這種全新的晶體管供電方式,Intel開發了全新的散熱技術,展示了良好的散熱特性,可避免出現過熱。
同時,調試團隊也開發了新技術,確保這種新的晶體管設計結構在調試中出現的各種問題都能得到適當解決。


根據此前披露的信息,Intel PowerVia技術的測試芯片採用了Intel 4製造工藝,22個金屬層,單個核心面積僅為2.9平方毫米,1.1V電壓下達到了3GHz頻率。

