日本經濟產業省正式公佈了《外匯法》法令修正案，將先進芯片製造所需的23個品類的半導體設備列入出口管理的管制對象。上述修正案自今年3月31日正式披露，並接受了為期一個多月的徵求意見之後終於在5月23日定稿，並將正式於7月23日實施。

此次正式公佈的出口管制政策與之前公佈的版本基本一致。被新增列入出口管制設備品類包括：3項清洗設備、11項薄膜沉積設備、1項熱處理設備、4項光刻設備、3項蝕刻設備、1項測試設備。

此外，根據原有的出口管制條例（2022年12月6日生效），部分碳化矽、金剛石、光刻膠等相關半導體材料，高質量的12吋半導體矽片製造、EUV、GAAFET相關EDA軟件、32位及以上處理器內核等相關半導體技術，以及高性能計算機及組件也都在出口管制之列。

一、受出口管制的半導體製造設備：

1、光刻相關設備

（1）一種用於處理晶圓的步進重複式、步進掃描式光刻機設備，屬於光學方式的曝光裝置或使用了X射線的曝光裝置中的以下任一種： a、光源波長小於193納米（芯智訊注：目前的DUV光刻機光源波長都是193納米）； b、用納米表示的光源的波長乘以0.35得到的數值除以數值孔徑的值得到的數值在45納米以下。

（芯智訊注：依照瑞利公式，光刻機分辨率為R=kλ/NA ，即分辨率=K1 x 光源波長/數值孔徑。此處，日本將K1設定為0.35，並要求分辨率低於45納米。而ASML預計可以對華銷售的浸沒式光刻機NXT1980系列的分辨率為38納米左右。也就是說，日本對於光刻機的出口限制比荷蘭還要嚴苛，直接將浸沒式光刻機全部列入了限制出口範圍。）

（2）一種用於製造防塵薄膜（Pellicle）組件（僅限於為使用EUV製造集成電路的裝置而特別設計的裝置）的裝置；

（3）一種被用於EUV抗蝕劑（光刻膠）的塗敷、成膜、加熱或顯影的裝置；

以下為非新增項目：

（4）可實現45納米以下線寬的壓印光刻裝置。（芯智訊注：除了傳統的光刻機之外，目前日本還在發展納米壓印技術。具體可查看芯智訊此前文章：《不用EUV光刻機也能造5nm芯片？鎧俠攜手NDP與佳能力推NIL技術》）

（5）設計成能夠製造掩模的設備，被應用在使用電子束、離子束或激光的設備中，屬於以下任一種的設備： a、照射面半值全寬的直徑小於65納米，且圖像位置誤差（平均值加上三西格瑪）小於17納米； b、已刪除； c、掩模上的第二層重合誤差（平均值加上三西格瑪）小於23納米。（6）設計成能夠以直接描繪方式製造半導體元件或集成電路的設備，在使用電子束的設備中，屬於以下任一種： a、照射面直徑在15納米以下的； b、重合誤差（平均值加上三西格瑪）在27納米以下的。

2、蝕刻設備

（1）一種用於乾蝕刻的裝置，屬於以下任一種：

a.為各種向性幹蝕刻用而設計或改造的裝置，其中矽鍺（SiGe）對矽的蝕刻選擇性的比率為100倍以上；

b.為各種異向性幹蝕刻而設計或改造的裝置，符合以下全部內容：

具有一個以上高頻脈衝輸出電源的電器；

具有一個以上切換時間小於300毫秒的高速氣體切換閥；

具有靜電吸盤（僅限於具有可單獨控制溫度的區域為20以上的吸盤）

（2）一種為濕法刻蝕而設計的裝置，其中矽鍺對矽的刻蝕選擇性比例為100倍以上；

（3）一種為異向性蝕刻而設計的裝置，且對於電介質的材料，蝕刻深度相對於蝕刻寬度的比率超過30倍，並且該蝕刻寬度的尺寸能夠形成小於100納米的形狀，符合以下全部要求的裝置：

a.具有一個以上高頻脈衝輸出電源的電器

b.具有一個以上切換時間小於300毫秒高速氣體切換閥

3、薄膜沉積設備

原有的限制：

屬於以下任何一種情況的晶體外延生長設備：

（1）設計或改性以形成矽以外的薄膜，在75毫米或更長的長度上絕對厚度公差小於2.5%；（2）有機金屬化學氣相沉積反應器，其中外延生長具有以下兩種或兩種以上元素的化合物半導體：鋁、鎵、銦、砷、磷、銻或氮；（3）使用氣源或固體源的分子束外延生長裝置。

新增限制如下：

作為成膜裝置（薄膜沉積設備），屬於以下任一種的裝置：

（1）設計為利用電鍍形成鈷（Co）膜；

（2）一種化學氣相生長裝置，其設計為：在通過自下而上成膜填充鈷（Co）或鎢（W）的工序中，填充的金屬的空隙或接縫的最大尺寸為3納米以下；

（3）一種設計成通過在單一的腔室內的多個工序形成金屬接觸層（膜）的裝置，符合以下全部要求的裝置：

a.一邊將芯片基板溫度維持在超過100度且低於500度，一邊使用有機金屬化合物成鎢膜層；

b.具有使用氫（包括氫和氮或氨的混合物）的等離子體的工序的物質。

（4）一種半導體製造裝置，其是通過多個腔室或站內多個工序成膜的裝置，且在多個工序間設計為能夠維持0.01帕斯卡以下的真空狀態或惰性環境（以下稱為特定半導體製造裝置）中設計為通過下述所有工序形成膜金屬接觸層（符合條件的除外）：

a.使用氫（包括氫和氮或氨的混合物）的等離子體進行表面處理，同時將晶片的基板溫度維持在超過100度且低於500度。

b.一邊將芯片基板溫度維持在超過40度且低於500度，一邊利用使用氧或臭氧的等離子體進行表面處理的工序；

c.一邊將芯片的基板溫度維持在超過100度且低於500度，一邊成鎢膜層的工序。

（5）特定半導體製造裝置中，為通過以下所示的所有工序形成金屬膜的接觸層而設計的裝置（適用的裝置除外）：

a.使用遠程等離子體源及離子過濾器進行表面處理工序；

b.使用有機金屬化合物在銅上選擇性地形成鈷膜層的工序。

（6）特定功函數的金屬（指用於控制晶體管閾值電壓的材料，下同）的原子層沉積裝置，符合以下全部內容：

a.符合以下所有條件的：兩種或多種金屬源中具有一種或多種為鋁前體設計的源；具有設計成在超過45度溫度下工作的前體容器的容器。

b.特定功函數金屬成膜的裝置，符合以下全部內容：成膜碳化鈦鋁；4.0電子伏特以上的功函數。

（7）特定半導體製造裝置中，為通過以下所示的所有工序成膜金屬的接觸層而設計的裝置（符合條件的裝置除外）：

a.使用有機金屬化合物形成氮化鈦或碳化鎢層的工序，同時將芯片的基板溫度維持在超過20度且低於500度；

b.一邊將芯片基板溫度維持在低於500度，一邊以超過0.1333Pa（帕斯卡）至13.33 Pa的壓力下通過濺射法形成鈷膜層的工序；

c.一邊將芯片的基板溫度維持在20度以上且低於500度，在133.3Pa至13.33KPa的壓力下使用有機金屬化合物形成鈷膜層的工序。

（8）特定半導體製造裝置中，為通過以下所示的所有工序形成銅配線而設計的裝置（符合條件的裝置除外）：:

a.在將芯片基板溫度維持在超過20度且低於500度的同時，在133.3Pa至13.33KPa的壓力下使用有機金屬化合物成鈷或釕膜層的工序；

b.一邊將芯片的基板溫度維持在低於500度，一邊在0.1333Pa至13.33Pa的壓力下使用物理氣相沉積法形成銅膜層的工序

（9）設計成使用有機金屬化合物選擇性地成膜阻擋膜或襯墊原子層沉積裝置。

（10）一種原子層沉積裝置（不包括符合條件的裝置），其設計成在絕緣膜與絕緣膜的間隙（僅限於深度相對於寬度的比例超過5倍，且該寬度小於40納米的裝置）中填充鎢或鈷，以避免在絕緣膜與絕緣膜的間隙（寬度的比例超過5倍且該寬度小於40納米的裝置）中產生空隙。

（11）設計成在0.01帕斯卡以下的真空狀態或惰性氣體的環境中成膜金屬層的裝置，符合以下全部的裝置：

（1）通過化學氣相沉積法或週期性沉積法形成氮化鎢層，同時將芯片的基板溫度維持在超過20度且低於50度。

（2）在133.3Pa至53.33KPa的壓力下，通過化學氣相沉積法或週期性沉積法形成鎢層，同時將芯片的基板溫度維持在超過20度低於500度。

（12）設計成在0.01帕斯卡以下的真空狀態或惰性氣體的環境中成膜金屬層的裝置，符合以下任一種：

a.不使用阻擋膜而選擇性地生長鎢

b.不使用阻擋膜而選擇性地生長鉬

（13）設計成一邊將芯片的基板溫度維持在超過20度且低於500度，一邊使用有機金屬化合物成膜釕層的裝置；

（14）空間原子層沉積裝置（僅限於具有旋轉軸芯片的支撐台的裝置），屬於以下任一種的裝置：

a.通過等離子體成膜原子層；

b.具有等離子體源材料；

c.具有用於將等離子體封閉在等離子體照射區域的等離子體屏蔽或機構的物質。

（15）通過在與設置有在40度以上65度以下的溫度下成膜的裝置或芯片的不同的空間中產生的自由基促進化學反應而成膜的裝置，設計為形成符合以下全部的含有矽及碳的膜：

a.介電常數低於5.3；

b.在水平方向開口部尺寸小於70納米的圖案中，深度相對於該尺寸的比率超過5倍；

c.圖案間距小於100納米的結構

（16）用於掩模（僅限於特別設計用於使用極端紫外製造集成電路的裝置）的多層反射膜通過離子束蒸鍍或物理氣相沉積法成膜而設計的裝置；

（17）矽（含碳）或矽鍺（含碳）的外延生長裝置；

a.具有多個腔室，且在多個工序間能夠維持0.01Pa以下真空狀態或水和氧的分壓小於0.01Pa的惰性環境

b.作為預處理，具有一個以上為清潔芯片表面而設計的腔室；

c.外延生長工作溫度在685度以下。

（18）設計為利用等離子體成膜厚度超過100納米且應力小於45MPa的碳硬掩模的裝置；

（19）鎢膜（僅限於氟原子數每立方厘米小於10的19次方的膜）被設計為通過使用等離子體的原子層沉積法或化學氣相生長法成膜的裝置；

（20）金屬佈線間間隙（僅限於寬度小於25納米且深度超過50納米的材料）中相對介電常數小於3.3的低介電層以不產生空隙的方式使用等離子體成膜的裝置；

4、熱處理設備

在0.01Pa以下的真空狀態下工作的退火裝置，屬於以下任一種：

1、通過實施銅回流（Reflow），能夠使銅佈線的空隙或接縫最小化或消除；

2、通過實施鈷或鎢的填料金屬的回流，可以使空隙或接縫最小化或消除的；

5、清洗設備

1、設計成在0.01Pa以下的真空狀態下，除去高分子殘留和氧化銅膜，並且使銅的成膜更可靠的裝置；

2、一種具有多個腔室或工位的裝置，設計為通過乾燥工藝進行除去表面氧化物的預處理，或者設計為通過乾燥工藝除去表面的污染物；

3、具有在芯片表面改性後進行乾燥工序的單片式濕式清洗裝置。

6、檢測設備

被設計成檢查用於EUV曝光的光掩膜版（Mask Blanks）的檢測設備、或者“帶有圖案的掩膜”的檢測設備。

7、離子注入設備（非新增）

屬於以下任何一種情況的離子注入機：

（1） 已刪除；（2）注入氫、氘或氦時，光束能量為20千伏以上，光束電流為10毫安以上；（3）可以直接繪製的項目；（4）將氧氣注入加熱半導體材料的襯底時，光束能量為65千伏或更高，光束電流為45毫安或更高；（5）將矽注入加熱到600攝氏度或更高的溫度的半導體襯底中時，光束能量為20千電子伏或更高，光束電流為10毫安或更高。

8、晶圓傳輸設備（非新增）

能夠自動裝載晶圓的多室晶圓運輸中心裝置，屬於以下（1）和（2）：

（1） 屬於前面薄膜沉積設備或離子注入設備中的任何一個的半導體製造設備，並且具有用於裝卸晶圓的連接，其設計為可以連接三個或更多不同的單元（僅限於能夠連接具有不同功能的單元的單元）；（2）設計為集成在真空狀態下的設備，用於多個晶圓的順序加工。

二、受出口管制的半導體材料

1、在基板上具有屬於以下任何一項的物質的多層膜晶體，並且該晶體被外延生長，這將是異質外延材料（對應於氮化鎵，氮化銦鎵, 氮化鋁鎵, 氮化銦鋁, 氮化銦鋁鎵, 磷化鎵, 砷化鎵, 砷化鋁鎵, 磷化銦, 磷化銦鎵, 磷化鋁銦或磷化銦(僅限於鋁/鎵)，除了那些有一個或多個P型外延層，且P型外延層不夾在N型層之間。）（1）矽（2）鍺（3）碳化矽（4）III-V 族化合物（限於鎵或銦化合物）（5）三氧化二鎵（6）金剛石2、屬於以下任何一項的抗蝕劑（光刻膠）或塗有它們的基材。

（1）用於半導體光刻並具有以下任何一項的抗蝕劑： a、針對波長大於等於15 nm 小於193 nm 的光使用而優化的正型抗蝕劑； b、針對波長大於1 nm 且小於15 nm 的光使用而優化的抗蝕劑

（2）設計用於電子束或離子束的抗蝕劑，靈敏度為每平方毫米0.01 微庫侖或更小；（3）已刪除；（4）表面成像技術的優化抗蝕劑；（5）設計或優化用於屬於第17 f(2) 項的壓印光刻設備的熱塑性或光固化抗蝕劑；

3、屬於下列任何一項的有機金屬化合物或有機化合物：（1）純度大於99.999%的鋁、鎵或銦的有機金屬化合物（2）純度超過99.999%的磷、砷或銻的有機化合物

4、純度超過99.999%的磷、砷或銻的氫化物（含惰性氣體或氫氣20%以上者除外）。

5、碳化矽、氮化鎵、氮化鋁、氮化鋁鎵、三氧化二鎵或金剛石的半導體襯底或錠、晶錠或其他預製棒，在20度的溫度下電阻率超過10000歐姆·厘米。

6、在20℃時電阻率超過10000歐姆·厘米的多晶襯底或多晶陶瓷襯底中，矽、碳化矽、氮化鎵、氮化鋁、氮化鋁鎵等非外延單晶層中至少有一層的三氧化二鎵或金剛石。

7、前兩項所列襯底，其外延層至少為一層或多層碳化矽、氮化鎵、氮化鋁、氮化鋁鎵、三氧化二鎵或金剛石（上面第1項除外）。

三、受出口管制的半導體技術

1、特別設計的計算機光刻程序，用於設計或使用極紫外光（EUV）製造集成電路的裝置的掩模或標線圖案的。2、一種雙絕緣體由二氧化矽構成的集成電路的基板，具有絕緣體上矽結構的基板的設計或製造所涉及的技術（程序除外）3、微處理器、微型計算機或微控制器的核心，在邏輯運算單元的訪問寬度的位數為32位以上的處理器中，設計或製造符合以下任一項的處理器所需的技術（程序除外）（1）一種設計成能夠同時實現超過兩個浮點矢量運算處理的矢量運算器；（2）被設計為每一個循環可以實現超過四個64位以上的浮點運算處理的；（3）為了能夠實現每循環超過八個的16位定點積和運算處理而設計的技術。4、特別設計用於在一毫秒內從電磁脈衝或靜電放電中斷恢復到正常狀態而不喪失操作連續性的程序。5、直徑300毫米的矽晶圓，在排除外周2毫米以下區域後，在長26毫米、寬8毫米的長方形區域的矽晶圓表面的任意切片、研磨、拋光技術下，平面平整度達到20納米以下所需的技術（不含程序）。

6、專為設計具有環繞柵極（GAAFET）結構的集成電路而設計的ECAD程序，屬於以下任何一項

（1）專為實現GDSII 或等效數據庫文件格式的寄存器傳輸級(RTL) 而設計；（2）專為優化所設計集成電路的數據處理中的功耗或傳輸數據所需的時間而設計。

7、外匯令附表第7 (4)項經濟產業省令規定的技術，是指與使用電子元件的設計或製造相關的技術(程序除外)超導材料。

8.、外匯令附表第7 項(5)項經濟產業省令規定的技術屬於下列任何一項。

（1）已刪除（2）與真空微電子器件設計或製造相關的技術（不含程序）（3）異質結半導體器件（不包括工作頻率低於31.8GHz的高電子遷移率晶體管或異質結雙極晶體管）設計或製造相關技術（不含程序）（4）與使用金剛石、碳化矽或氧化鎵的電子設備部件基板相關的設計或製造技術（程序除外）

（5）工作頻率為31.8GHz及以上的真空電子器件（包括速調管、行波管及其衍生物）的設計或製造相關技術（不含程序）

四、受出口管制的計算機及組件

1、屬於以下任何一項的計算機或其附屬設備或其組件：（1）設計用於超過85 攝氏度或低於-45 攝氏度的溫度的產品（2）旨在防止輻射影響並屬於以下任何一項的產品

a、設計用於承受以矽計的總吸收劑量超過5,000 Gy 的輻射照射： b、 設計成矽的吸收劑量超過每秒5,000,000 Gy，從而不會因輻射照射而發生損壞 c、旨在使由於單個事件故障引起的錯誤率小於每天每比特的百萬分之一的1/100

2、已刪除

3、為提高數字計算機的功能而設計的零件、其附件或屬於以下(2)、(3) 或(7) 中任何一項的數字計算機，或這些組件（以下不包括那些屬於在（8）到（10）中的任何一個及其部分下）。

（1）已刪除

（2）最大加權性能超過70萬億次有效運算的數字電子計算機。（3）為提高數字電子計算機功能而設計的組件，通過聚合計算元素，最大加權性能超過70萬億次運算（最大性能超過70萬億次有效運算，專為數字電子計算機或家庭計算機設計的除外）。（4）已刪除（5）已刪除（6）已刪除（7）為提高數字計算機的運算處理能力而設計用於在多台數字計算機之間傳輸數據的數字計算機附屬設備，其中傳輸數據的傳輸速度超過每秒2GB。（8）內置於其他設備中並且對設備的運行必不可少的東西，但不是設備的主要元素。（9）內置於其他設備中的對於設備運行必不可少的，其功能僅限於設備的信號處理或圖像增強的那些。（10）出口訂單附表1、9所列第(1)至(3)項或第(5)至(5-5)項所列貨物中內置的，且為操作設備所必需的。

4、符合以下任何一項的計算機或其輔助設備或部件：（1）脈動陣列計算機（2）神經計算機（3）光學計算機

5、為創建、命令和控製或分發入侵程序而專門設計或修改的計算機或其附屬設備或部件。

值得注意的是，在3月31日該出口管制政策正式被日本官方披露時，日本經濟產業大臣西村康稔曾強調，此舉並不是與美國協調的結果，“這些出口管制適用於所有地區，並不是針對任何一個國家”，是為了阻止先進技術被用於軍事目的。

此次正式公佈的版本也沒有明確將中國等特定國家和地區指定為管制對象，除面向友好國家等42個國家和地區之外，其餘都需要個別許可。

5月23日當天，商務部新聞發言人也就日本正式出台半導體製造設備出口管制措施一事進行了回應稱：

“我們注意到，日本政府正式出台針對23種半導體製造設備的出口管制措施，這是對出口管制措施的濫用，是對自由貿易和國際經貿規則的嚴重背離，中方對此堅決反對。

在日方措施公開徵求意見期間，中國產業界紛紛向日本政府提交評論意見，多家行業協會公開發表聲明反對日方舉措，一些日本行業團體和企業也以各種方式表達了對未來不確定性的擔憂。但令人遺憾的是，日方公佈的措施未回應業界合理訴求，將嚴重損害中日兩國企業利益，嚴重損害中日經貿合作關係，破壞全球半導體產業格局，衝擊產業鏈供應鏈安全和穩定。

日方應從維護國際經貿規則及中日經貿合作出發，立即糾正錯誤做法，避免有關舉措阻礙兩國半導體行業正常合作和發展，切實維護全球半導體產業鏈供應鏈穩定。中方將保留採取措施的權利，堅決維護自身合法權益。”