IBM和三星聲稱他們已經在半導體設計方面取得了突破。 在舊金山舉行的IEDM會議的第一天，這兩家公司公佈了一種在晶元上垂直堆疊晶體管的新設計。 在目前的處理器和SoC中，晶體管平放在矽的表面，然後電流從一側流向另一側。 相比之下，垂直傳輸場效應晶體管（VTFET）彼此垂直放置，電流垂直流動。

根據IBM和三星的說法，這種設計有兩個優點。 首先，它將使他們能夠繞過許多性能限制，使摩爾定律超越IBM目前的納米片技術。 更重要的是，由於更大的電流流動，這種設計導致了更少的能量浪費。 他們估計，VTFET將使處理器的速度比使用FinFET晶體管設計的晶片快一倍，或減少85%的功率。 IBM和三星聲稱，該工藝有朝一日可能允許手機在一次充電的情況下使用一整個星期。 他們說，這也可以使某些能源密集型的任務，包括加密工作，更加省電，從而減少對環境的影響。

IBM和三星還沒有說他們計劃何時將該設計商業化。 他們並不是唯一試圖超越1奈米障礙的公司。 今年7月，英特爾表示，它的目標是在2024年之前最終完成亞微米級晶元的設計。 該公司計劃利用其新的「英特爾20A」節點和RibbonFET晶體管完成這一壯舉。

在外媒報導刊出后，IBM隨後澄清，VTFET將説明它擴展到其現有的晶元技術之外，而不一定精選與擴展製程到1奈米以下，同時公司還指出，性能或電池壽命方面可以看到長足進步，但如果要同時進行則會有難度。