隨著晶元製程工藝縮進難度的日漸提升，想要實現積體電路元件數量每兩年翻一番的目標，似乎已經遇到了瓶頸。 然而洛克菲勒大學的一支研究團隊，剛剛對影響半導體行業數十年的”摩爾定律”有了新的認識。 在《PLOS One》期刊上的一篇文章中，其揭示了一種更微妙的”歷史波動”模式 —— 即矽晶片晶體管密度的上升，使計算機和其它高科技設備變得更快、更強大。

（來自：PLOS One）

事實上，自 1959 年以來，半導體行業已經歷六次這樣的改進浪潮，且每次持續大約 6 個年頭。

洛克菲勒大學研究團隊在《通過英特爾晶片密度重新審視摩爾定律》一文中指出：在每一輪週期中，晶元的晶體管密度都至少增加了 10 倍。

SCI Tech Daily 指出，該論文建立在將早期 DRAM 晶片作為研究技術進化模式的研究基礎之上、但排除了 1959 年開始在仙童和英特爾處理器上不斷變化的晶片尺寸等因素，從而描繪出了一條更加簡潔直觀的波形弧線。

研究配圖 – 1：時間相關邏輯模型 / 半對數變換曲線

研究作者、紐約洛克菲勒大學人類環境專案（PHE）成員的 Jesse Ausubel 和 David Burg 表示：在每 6 年的增長浪潮之後，大約有 3 年的增長可以忽略不計。

此外他們認為，在面部識別、5G 移動網路和相關設備、自動駕駛、以及需要更高處理速度和算力的人工智慧（AI）和機器學習（ML）等高科技創新等需求的驅使下，通過晶體管小型化來推動晶元計算能力的下一波增長的設想，也已經過時了。

有趣的是，一家名叫Cerebras的初創企業，剛剛吹噓其打造的有史以來最大的晶圓級晶片（Wafer-Scale Engine），可知其大小為市面上最大的圖形處理器（GPU）的56倍。

研究配圖 – 2：最先進處理器尺寸與晶體管數量的冪律關係

這款晶圓級晶元擁有總計 1.2 萬億個晶體管，嵌入了 40 多萬個 AI 優化核心（是市面最大 GPU 的 78 倍），輔以 3000 倍的片內緩存。

然而受物理現實和經濟因素的限制，矽晶元的高速發展時代，或在僅剩的一兩次衝鋒后就偃旗息鼓。

因為計算機行業的持續增長，將取決於納米晶體管、單原子晶體管、以及量子計算小型化等方面的創新。

研究配圖 – 3：最先進積體電路密度的逐年發展（單位：m㎡）

論文指出，早在 2019 年，Google 母公司 Alphabet 就宣稱在量子計算方面取得了突破，其名為”Sycamore”的可程式設計超算處理器用上了可程式設計的超導量子比特。

由該公司發佈的基準測試示例報告可知，Sycamore 在大約 200 秒內完成了一項任務。 但若使用當時最先進的傳統超算，將需要耗費大約 10000 年的時間。

PHE 主管 Jesse Ausubel 稱：「我們已經在矽基晶片上實現了六次飛越，但最終可能轉向其它材料和工藝方案，量子比特有望終結我們在現階段的艱難攀越」。。

研究配圖 – 4：逐步指數模型的參數值

有關這項研究的詳情，已經發表在近日出版的《PLOS One》 期刊上，原標題為《Moore’s Law revisited through Intel chip density》。